Die PCI-SIG-Organisation hat die offizielle Veröffentlichung des PCIe 6.0-Spezifikationsstandards v1.0 bekannt gegeben und damit dessen Fertigstellung erklärt.
Die Bandbreitengeschwindigkeit verdoppelt sich weiterhin und erreicht bei x16 bis zu 128 GB/s (unidirektional). Da die PCIe-Technologie bidirektionalen Vollduplex-Datenfluss ermöglicht, beträgt der gesamte bidirektionale Durchsatz 256 GB/s. Voraussichtlich werden 12 bis 18 Monate nach Veröffentlichung des Standards, also etwa 2023, erste kommerzielle Beispiele auf Serverplattformen verfügbar sein. PCIe 6.0 wird frühestens Ende des Jahres mit einer Bandbreite von 256 GB/s erscheinen.
Zurück zur Technologie selbst: PCIe 6.0 gilt als die größte Neuerung in der fast 20-jährigen Geschichte von PCIe. Genau genommen ist PCIe 4.0/5.0 lediglich eine geringfügige Modifikation von 3.0, wie beispielsweise die 128-Bit-/130-Bit-Kodierung basierend auf NRZ (Non-Return-to-Zero).
PCIe 6.0 nutzt PAM4-Puls-AM-Signalisierung mit 1B-1B-Codierung. Ein einzelnes Signal kann vier Codierungszustände (00/01/10/11) annehmen – doppelt so viele wie zuvor – und ermöglicht Frequenzen bis zu 30 GHz. Da PAM4-Signale jedoch empfindlicher als NRZ-Signale sind, ist ein FEC-Vorwärtsfehlerkorrekturmechanismus integriert, um Signalfehler in der Verbindung zu korrigieren und die Datenintegrität zu gewährleisten.
Neben PAM4 und FEC ist die letzte wichtige Technologie in PCIe 6.0 die Verwendung der FLIT-Codierung (Flow Control Unit) auf logischer Ebene. Tatsächlich sind PAM4 und FLIT keine neuen Technologien; sie werden in ultraschnellen Ethernet-Netzen mit 200 Gbit/s und mehr schon lange eingesetzt. Der Grund für die gescheiterte breite Einführung von PAM4 liegt in den zu hohen Kosten der physikalischen Schicht.
Darüber hinaus bleibt PCIe 6.0 abwärtskompatibel.
PCIe 6.0 verdoppelt die I/O-Bandbreite weiterhin auf 64 GT/s. Dies entspricht der aktuellen unidirektionalen Bandbreite von 8 GB/s bei PCIe 6.0 x1, 128 GB/s bei PCIe 6.0 x16 und 256 GB/s bei PCIe 6.0 x16. Für die heute weit verbreiteten PCIe 4.0 x4 SSDs reicht PCIe 6.0 x1 aus.
PCIe 6.0 setzt die in der PCIe-3.0-Ära eingeführte 128b/130b-Kodierung fort. Neben der ursprünglichen CRC unterstützt das neue Kanalprotokoll auch die in Ethernet und GDDR6x verwendete PAM-4-Kodierung und ersetzt damit PCIe 5.0 NRZ. Dadurch können in derselben Zeit mehr Daten über einen einzigen Kanal übertragen werden. Zudem ermöglicht die Vorwärtsfehlerkorrektur (FEC) mit geringer Latenz eine zuverlässige und realisierbare Bandbreitenerhöhung.
Viele fragen sich vielleicht: Wozu braucht man PCIe 6.0, wenn die Bandbreite von PCIe 3.0 oft nicht voll ausgeschöpft wird? Aufgrund des zunehmenden Bedarfs an datenintensiven Anwendungen, darunter auch künstliche Intelligenz, werden E/A-Kanäle mit höheren Übertragungsraten immer wichtiger für professionelle Anwender. Die hohe Bandbreite der PCIe-6.0-Technologie kann die Leistungsfähigkeit von Produkten mit hohem E/A-Bandbreitenbedarf, wie z. B. Beschleunigern, Anwendungen für maschinelles Lernen und HPC-Anwendungen, voll ausschöpfen. Auch die PCI-SIG erhofft sich Vorteile vom Wachstum der Automobilindustrie, einem wichtigen Markt für Halbleiter. Die PCI-Special Interest Group hat daher eine neue PCIe-Technologie-Arbeitsgruppe gegründet, die sich darauf konzentriert, die Einführung der PCIe-Technologie in der Automobilindustrie zu fördern, da der steigende Bandbreitenbedarf in diesem Ökosystem offensichtlich ist. Da Mikroprozessor, GPU, E/A-Geräte und Datenspeicher an den Datenkanal angeschlossen werden können, müssen PCs, um die PCIe-6.0-Schnittstelle zu nutzen, besonders sorgfältig darauf achten, Kabel zu verlegen, die Hochgeschwindigkeitssignale übertragen können. Auch Chipsatzhersteller müssen entsprechende Vorkehrungen treffen. Ein Intel-Sprecher wollte sich nicht dazu äußern, wann PCIe 6.0 in Geräten integriert wird, bestätigte aber, dass die Consumer-Prozessoren Alder Lake sowie die Server-Prozessoren Sapphire Rapids und Ponte Vecchio PCIe 5.0 unterstützen werden. Auch NVIDIA gab keinen Termin für die Einführung von PCIe 6.0 bekannt. Die BlueField-3 DPUs für Rechenzentren unterstützen jedoch bereits PCIe 5.0. Die PCIe-Spezifikation legt lediglich die Funktionen, die Leistung und die Parameter fest, die auf der physikalischen Schicht implementiert werden müssen, nicht aber deren Implementierung. Das bedeutet, dass Hersteller die Struktur der physikalischen Schicht von PCIe an ihre eigenen Bedürfnisse und Gegebenheiten anpassen können, um die Funktionalität zu gewährleisten. Kabelhersteller haben dadurch mehr Spielraum.
Veröffentlichungsdatum: 04.07.2023
