Einführung in die PCIe 5.0-Spezifikationen

• Einführung in die PCIe 5.0-Spezifikationen

Die PCIe 4.0-Spezifikation wurde 2017 fertiggestellt, wurde jedoch erst mit AMDs 7-nm-Rydragon 3000-Serie von Verbraucherplattformen unterstützt. Zuvor nutzten nur Produkte wie Supercomputer, Hochgeschwindigkeitsspeicher der Enterprise-Klasse und Netzwerkgeräte die PCIe 4.0-Technologie. Obwohl die PCIe 4.0-Technologie noch nicht in großem Maßstab angewendet wurde, entwickelt die PCI-SIG-Organisation seit langem ein schnelleres PCIe 5.0. Die Signalrate wurde von den aktuellen 16 GT/s auf 32 GT/s verdoppelt, die Bandbreite kann 128 GB/s erreichen und die Spezifikationsversion 0.9/1.0 wurde fertiggestellt. Die Version v0.7 des PCIe 6.0-Standardtextes wurde an die Mitglieder gesendet und die Entwicklung des Standards verläuft planmäßig. Die Pin-Rate von PCIe 6.0 wurde auf 64 GT/s erhöht, was dem Achtfachen von PCIe 3.0 entspricht, und die Bandbreite in x16-Kanälen kann über 256 GB/s betragen. Mit anderen Worten: Die aktuelle Geschwindigkeit von PCIe 3.0 x8 erfordert nur einen PCIe 6.0-Kanal. In v0.7 hat PCIe 6.0 die meisten der ursprünglich angekündigten Funktionen erreicht, der Stromverbrauch wird jedoch noch weiter verbessert.d, und der Standard hat die L0p-Leistungskonfiguration neu eingeführt. Natürlich kann PCIe 6.0 nach der Ankündigung im Jahr 2021 frühestens 2023 oder 2024 kommerziell verfügbar sein. Beispielsweise wurde PCIe 5.0 2019 genehmigt, und erst jetzt gibt es Anwendungsfälle

Im Vergleich zu den vorherigen Standardspezifikationen kamen die PCIe 4.0-Spezifikationen relativ spät. Die PCIe 3.0-Spezifikationen wurden 2010 eingeführt, sieben Jahre nach der Einführung von PCIe 4.0. Daher dürfte die Lebensdauer der PCIe 4.0-Spezifikationen kurz sein. Insbesondere haben einige Anbieter begonnen, PCIe 5.0 PHY-Geräte für die physikalische Schicht zu entwickeln.

Die PCI-SIG geht davon aus, dass die beiden Standards noch einige Zeit nebeneinander existieren werden. PCIe 5.0 wird hauptsächlich für Hochleistungsgeräte mit höheren Durchsatzanforderungen verwendet, wie GPUs für KI, Netzwerkgeräte usw. Dies bedeutet, dass PCIe 5.0 eher in Rechenzentren, Netzwerken und HPC-Umgebungen zum Einsatz kommen wird. Geräte mit geringerem Bandbreitenbedarf, wie Desktops, können PCIe 4.0 verwenden.

Für PCIe 5.0 wurde die Signalrate von 16 GT/s bei PCIe 4.0 auf 32 GT/s erhöht, wobei weiterhin die 128/130-Kodierung verwendet wird, und die x16-Bandbreite wurde von 64 GB/s auf 128 GB/s erhöht.

Neben der Verdoppelung der Bandbreite bringt PCIe 5.0 weitere Änderungen mit sich, darunter eine Änderung des elektrischen Designs zur Verbesserung der Signalintegrität, der Abwärtskompatibilität mit PCIe und mehr. Darüber hinaus wurde PCIe 5.0 mit neuen Standards entwickelt, die Latenz und Signaldämpfung über große Entfernungen reduzieren.

Die PCI-SIG rechnet damit, die Version 1.0 der Spezifikation im ersten Quartal dieses Jahres fertigzustellen. Sie kann zwar Standards entwickeln, hat aber keinen Einfluss darauf, wann Endgeräte auf den Markt kommen. Es wird erwartet, dass die ersten PCIe 5.0-Geräte noch in diesem Jahr auf den Markt kommen und 2020 weitere Produkte folgen. Der Bedarf an höheren Geschwindigkeiten veranlasste die Standardisierungsorganisation jedoch, die nächste PCI-Express-Generation zu definieren. Ziel von PCIe 5.0 ist es, die Geschwindigkeit des Standards in kürzester Zeit zu erhöhen. Daher ist PCIe 5.0 darauf ausgelegt, die Geschwindigkeit lediglich auf PCIe 4.0-Standard zu erhöhen, ohne weitere wesentliche neue Funktionen.

Beispielsweise unterstützt PCIe 5.0 keine PAM 4-Signale und enthält nur die neuen Funktionen, die erforderlich sind, damit der PCIe-Standard in kürzester Zeit 32 GT/s unterstützen kann.

Hardware-Herausforderungen

Die größte Herausforderung bei der Vorbereitung eines Produkts für PCI Express 5.0 liegt in der Kanallänge. Je schneller die Signalrate, desto höher die Trägerfrequenz des über die Platine übertragenen Signals. Zwei Arten von physischen Schäden begrenzen die Ausbreitung von PCIe-Signalen:

· 1. Dämpfung des Kanals

· 2. Reflexionen, die im Kanal aufgrund von Impedanzdiskontinuitäten in Stiften, Anschlüssen, Durchgangslöchern und anderen Strukturen auftreten.

Die PCIe 5.0-Spezifikation verwendet Kanäle mit -36 dB Dämpfung bei 16 GHz. Die Frequenz von 16 GHz stellt die Nyquist-Frequenz für digitale Signale mit 32 GT/s dar. Wenn das PCIe5.0-Signal beispielsweise startet, kann es eine typische Spitze-Spitze-Spannung von 800 mV aufweisen. Nach dem Passieren des empfohlenen -36 dB-Kanals geht jedoch jegliche Ähnlichkeit mit einem offenen Auge verloren. Nur durch Anwendung einer senderbasierten Entzerrung (Deakzentuierung) und einer empfängerbasierten Entzerrung (eine Kombination aus CTLE und DFE) kann das PCIe5.0-Signal den Systemkanal passieren und vom Empfänger genau interpretiert werden. Die minimal erwartete Augenhöhe eines PCIe 5.0-Signals beträgt 10 mV (nach der Entzerrung). Selbst mit einem nahezu perfekten jitterarmen Sender reduziert eine erhebliche Dämpfung des Kanals die Signalamplitude bis zu dem Punkt, an dem jede andere Art von Signalschäden durch Reflexion und Übersprechen behoben werden kann, um das Auge wiederherzustellen.