Einführung in die PCIe 5.0-Spezifikationen

• Einführung in die PCIe 5.0-Spezifikationen

Die PCIe-4.0-Spezifikation wurde 2017 fertiggestellt, fand aber erst mit AMDs 7-nm-Rydragon-3000-Serie breite Unterstützung auf Endkundenplattformen. Zuvor nutzten lediglich Produkte wie Supercomputer, Highspeed-Speicherlösungen für Unternehmen und Netzwerkgeräte die PCIe-4.0-Technologie. Obwohl PCIe 4.0 noch nicht flächendeckend eingesetzt wird, arbeitet die PCI-SIG-Organisation bereits seit Längerem an einem schnelleren PCIe 5.0. Die Signalrate wurde von derzeit 16 GT/s auf 32 GT/s verdoppelt, die Bandbreite kann bis zu 128 GB/s erreichen, und die Spezifikationsversionen 0.9 und 1.0 sind fertiggestellt. Der Text der PCIe-6.0-Standardversion 0.7 wurde an die Mitglieder versandt, und die Standardentwicklung verläuft planmäßig. Die Pin-Rate von PCIe 6.0 wurde auf 64 GT/s erhöht, das Achtfache von PCIe 3.0. Die Bandbreite in x16-Kanälen kann über 256 GB/s liegen. Anders ausgedrückt: Die aktuelle Geschwindigkeit von PCIe 3.0 x8 wird mit nur einem PCIe-6.0-Kanal erreicht. In Version 0.7 bietet PCIe 6.0 bereits die meisten der ursprünglich angekündigten Funktionen, der Stromverbrauch wurde jedoch weiter optimiert.d) Der Standard führt außerdem die neue L0p-Stromkonfiguration ein. Nach der Ankündigung im Jahr 2021 dürfte PCIe 6.0 frühestens 2023 oder 2024 kommerziell erhältlich sein. PCIe 5.0 wurde beispielsweise bereits 2019 zugelassen, und erst jetzt gibt es erste Anwendungsfälle.

Im Vergleich zu den vorherigen Standards wurden die PCIe-4.0-Spezifikationen relativ spät eingeführt. Die PCIe-3.0-Spezifikationen erschienen erst 2010, sieben Jahre nach PCIe 4.0, weshalb die Lebensdauer der PCIe-4.0-Spezifikationen möglicherweise kurz ist. Einige Hersteller haben bereits mit der Entwicklung von PCIe-5.0-PHY-Bausteinen begonnen.

Die PCI-SIG geht davon aus, dass die beiden Standards noch einige Zeit parallel existieren werden. PCIe 5.0 wird hauptsächlich für Hochleistungsgeräte mit hohem Durchsatzbedarf eingesetzt, beispielsweise GPUs für KI, Netzwerkgeräte usw. Daher ist PCIe 5.0 vor allem in Rechenzentren, Netzwerken und HPC-Umgebungen zu finden. Geräte mit geringerem Bandbreitenbedarf, wie Desktop-PCs, können PCIe 4.0 nutzen.

Bei PCIe 5.0 wurde die Signalrate von 16 GT/s bei PCIe 4.0 auf 32 GT/s erhöht, wobei weiterhin die 128/130-Kodierung verwendet wird, und die x16-Bandbreite wurde von 64 GB/s auf 128 GB/s erhöht.

Neben der Verdopplung der Bandbreite bringt PCIe 5.0 weitere Neuerungen mit sich. So wurde das elektrische Design verändert, um die Signalintegrität zu verbessern, die Abwärtskompatibilität mit PCIe zu gewährleisten und vieles mehr. Darüber hinaus wurde PCIe 5.0 mit neuen Standards entwickelt, die Latenz und Signaldämpfung über große Entfernungen reduzieren.

Die PCI-SIG-Organisation rechnet damit, die Spezifikation Version 1.0 im ersten Quartal dieses Jahres fertigzustellen. Sie kann zwar Standards entwickeln, aber nicht beeinflussen, wann Endgeräte auf den Markt kommen. Es wird erwartet, dass die ersten PCIe-5.0-Geräte noch in diesem Jahr erscheinen und weitere Produkte im Jahr 2020 folgen werden. Der Bedarf an höheren Geschwindigkeiten veranlasste die Standardisierungsorganisation jedoch, die nächste Generation von PCI Express zu definieren. Ziel von PCIe 5.0 ist es, die Geschwindigkeit des Standards in kürzester Zeit zu erhöhen. Daher ist PCIe 5.0 so konzipiert, dass es die Geschwindigkeit des PCIe-4.0-Standards lediglich steigert, ohne weitere wesentliche Neuerungen zu bieten.

Beispielsweise unterstützt PCIe 5.0 keine PAM 4-Signale und beinhaltet nur die neuen Funktionen, die erforderlich sind, um den PCIe-Standard in kürzester Zeit auf die Unterstützung von 32 GT/s zu bringen.

Hardware-Herausforderungen

Die größte Herausforderung bei der Vorbereitung eines Produkts für PCI Express 5.0 liegt in der Kanallänge. Je höher die Signalrate, desto höher die Trägerfrequenz des über die Leiterplatte übertragenen Signals. Zwei Arten von physikalischen Schäden begrenzen die Reichweite von PCIe-Signalen:

• 1. Dämpfung des Kanals

• 2. Reflexionen, die im Kanal aufgrund von Impedanzdiskontinuitäten in Stiften, Steckverbindern, Durchgangslöchern und anderen Strukturen auftreten.

Die PCIe 5.0-Spezifikation verwendet Kanäle mit einer Dämpfung von -36 dB bei 16 GHz. Diese Frequenz von 16 GHz entspricht der Nyquist-Frequenz für digitale Signale mit 32 GT/s. Beispielsweise kann ein PCIe 5.0-Signal beim Start eine typische Spitze-Spitze-Spannung von 800 mV aufweisen. Nach Durchlaufen des empfohlenen -36-dB-Kanals geht jedoch jegliche Ähnlichkeit mit einem offenen Augenwinkel verloren. Nur durch senderbasierte Entzerrung (Deakzentuierung) und empfängerbasierte Entzerrung (eine Kombination aus CTLE und DFE) kann das PCIe 5.0-Signal den Systemkanal passieren und vom Empfänger korrekt interpretiert werden. Die minimale erwartete Augenwinkelhöhe eines PCIe 5.0-Signals beträgt 10 mV (nach der Entzerrung). Selbst bei einem nahezu perfekten Sender mit geringem Jitter reduziert die signifikante Dämpfung des Kanals die Signalamplitude so weit, dass jegliche andere Signalbeeinträchtigungen durch Reflexionen und Übersprechen ausgeglichen und der Augenwinkel wiederhergestellt werden können.