Einführung in die PCIe 5.0-Spezifikationen

• Einführung in die PCIe 5.0-Spezifikationen

Die PCIe 4.0-Spezifikation wurde 2017 fertiggestellt, wurde jedoch von Verbraucherplattformen erst mit der 7-nm-Rydragon-3000-Serie von AMD unterstützt, und zuvor nutzten nur Produkte wie Supercomputing, Hochgeschwindigkeitsspeicher der Enterprise-Klasse und Netzwerkgeräte die PCIe 4.0-Technologie.Obwohl die PCIe 4.0-Technologie noch nicht in großem Umfang angewendet wurde, entwickelt die PCI-SIG-Organisation seit langem ein schnelleres PCIe 5.0, die Signalrate hat sich von derzeit 16GT/s auf 32GT/s verdoppelt, die Bandbreite kann 128GB/s erreichen. s und die Version 0.9/1.0-Spezifikation wurde fertiggestellt.Die Version v0.7 des PCIe 6.0-Standardtextes wurde an die Mitglieder verschickt und die Entwicklung des Standards verläuft nach Plan.Die Pin-Rate von PCIe 6.0 wurde auf 64 GT/s erhöht, was dem Achtfachen von PCIe 3.0 entspricht, und die Bandbreite in x16-Kanälen kann größer als 256 GB/s sein.Mit anderen Worten: Um die aktuelle Geschwindigkeit von PCIe 3.0 x8 zu erreichen, ist nur ein PCIe 6.0-Kanal erforderlich.Was v0.7 betrifft, hat PCIe 6.0 die meisten der ursprünglich angekündigten Funktionen erreicht, aber der Stromverbrauch ist noch weiter verbessertd, und der Standard hat das L0p-Leistungskonfigurationsgetriebe neu eingeführt.Natürlich kann PCIe 6.0 nach der Ankündigung im Jahr 2021 frühestens im Jahr 2023 oder 2024 kommerziell verfügbar sein.Beispielsweise wurde PCIe 5.0 im Jahr 2019 genehmigt, und erst jetzt gibt es Anwendungsfälle

Im Vergleich zu den vorherigen Standardspezifikationen kamen die PCIe 4.0-Spezifikationen relativ spät.PCIe 3.0-Spezifikationen wurden 2010 eingeführt, sieben Jahre nach der Einführung von PCIe 4.0, sodass die Lebensdauer der PCIe 4.0-Spezifikationen möglicherweise kurz ist.Insbesondere haben einige Anbieter damit begonnen, PCIe 5.0 PHY-Geräte auf der physikalischen Ebene zu entwickeln.

Die PCI-SIG-Organisation geht davon aus, dass die beiden Standards noch einige Zeit nebeneinander existieren werden, und PCIe 5.0 wird hauptsächlich für Hochleistungsgeräte mit höheren Durchsatzanforderungen verwendet, wie GPUs für KI, Netzwerkgeräte usw., was bedeutet, dass PCIe 5.0 dies ist treten eher in Rechenzentrums-, Netzwerk- und HPC-Umgebungen auf.Geräte mit geringeren Bandbreitenanforderungen, wie z. B. Desktops, können PCIe 4.0 verwenden.

Für PCIe 5.0 wurde die Signalrate von 16 GT/s bei PCIe 4.0 auf 32 GT/s erhöht, wobei immer noch die 128/130-Kodierung verwendet wird, und die x16-Bandbreite wurde von 64 GB/s auf 128 GB/s erhöht.

Neben der Verdoppelung der Bandbreite bringt PCIe 5.0 weitere Änderungen mit sich, darunter eine Änderung des elektrischen Designs zur Verbesserung der Signalintegrität, Abwärtskompatibilität mit PCIe und mehr.Darüber hinaus wurde PCIe 5.0 mit neuen Standards entwickelt, die die Latenz und Signaldämpfung über große Entfernungen reduzieren.

Die PCI-SIG-Organisation geht davon aus, die 1.0-Version der Spezifikation im ersten Quartal dieses Jahres fertigzustellen. Sie kann jedoch Standards entwickeln, aber nicht steuern, wann das Endgerät auf den Markt kommt, und es wird erwartet, dass die erste PCIe 5.0 Die Geräte werden in diesem Jahr auf den Markt kommen, und im Jahr 2020 werden weitere Produkte auf den Markt kommen. Der Bedarf an höheren Geschwindigkeiten veranlasste das Standardgremium jedoch, die nächste Generation von PCI Express zu definieren.Ziel von PCIe 5.0 ist es, die Geschwindigkeit des Standards in kürzester Zeit zu erhöhen.Daher ist PCIe 5.0 lediglich darauf ausgelegt, die Geschwindigkeit auf den PCIe 4.0-Standard zu erhöhen, ohne dass weitere wesentliche neue Funktionen erforderlich sind.

PCIe 5.0 unterstützt beispielsweise keine PAM 4-Signale und enthält nur die neuen Funktionen, die erforderlich sind, damit der PCIe-Standard 32 GT/s in kürzester Zeit unterstützen kann.

Hardware-Herausforderungen

Die größte Herausforderung bei der Vorbereitung eines Produkts zur Unterstützung von PCI Express 5.0 wird mit der Kanallänge zusammenhängen.Je schneller die Signalrate, desto höher ist die Trägerfrequenz des über die Leiterplatte übertragenen Signals.Zwei Arten physischer Schäden begrenzen das Ausmaß, in dem Ingenieure PCIe-Signale verbreiten können:

· 1. Dämpfung des Kanals

· 2. Reflexionen, die im Kanal aufgrund von Impedanzdiskontinuitäten in Stiften, Anschlüssen, Durchgangslöchern und anderen Strukturen auftreten.

Die PCIe 5.0-Spezifikation verwendet Kanäle mit einer Dämpfung von -36 dB bei 16 GHz.Die Frequenz 16 GHz stellt die Nyquist-Frequenz für digitale Signale mit 32 GT/s dar.Wenn beispielsweise das PCIe5.0-Signal startet, kann es eine typische Spitze-zu-Spitze-Spannung von 800 mV haben.Nach Durchlaufen des empfohlenen -36-dB-Kanals geht jedoch jegliche Ähnlichkeit mit einem offenen Auge verloren.Nur durch die Anwendung einer senderbasierten Entzerrung (Deakzentuierung) und einer Empfängerentzerrung (eine Kombination aus CTLE und DFE) kann das PCIe5.0-Signal den Systemkanal passieren und vom Empfänger genau interpretiert werden.Die minimal erwartete Augenhöhe eines PCIe 5.0-Signals beträgt 10 mV (nach der Entzerrung).Selbst bei einem nahezu perfekten Sender mit geringem Jitter reduziert eine erhebliche Dämpfung des Kanals die Signalamplitude bis zu einem Punkt, an dem jede andere Art von Signalschädigung durch Reflexion und Übersprechen ausgeschlossen werden kann, um das Auge wiederherzustellen.