Die PCI-SIG-Organisation hat die offizielle Veröffentlichung des PCIe 6.0-Spezifikationsstandards v1.0 angekündigt und damit dessen Fertigstellung erklärt.
Die Bandbreite verdoppelt sich weiterhin auf bis zu 128 GB/s (unidirektional) bei x16. Da die PCIe-Technologie einen vollduplexen bidirektionalen Datenfluss ermöglicht, beträgt der Gesamtdurchsatz in beide Richtungen 256 GB/s. Kommerzielle Anwendungen sollen planmäßig 12 bis 18 Monate nach Veröffentlichung des Standards, also etwa 2023, zunächst auf Serverplattformen verfügbar sein. PCIe 6.0 soll frühestens Ende des Jahres mit einer Bandbreite von 256 GB/s verfügbar sein.
Zurück zur Technologie selbst: PCIe 6.0 gilt als die größte Veränderung in der fast 20-jährigen Geschichte von PCIe. Ehrlich gesagt handelt es sich bei PCIe 4.0/5.0 um eine geringfügige Modifikation von 3.0, wie beispielsweise die 128b/130b-Kodierung basierend auf NRZ (Non-Return-to-Zero).
PCIe 6.0 wechselte zur PAM4-Puls-AM-Signalisierung mit 1B-1B-Kodierung. Ein einzelnes Signal kann vier Kodierungszustände (00/01/10/11) umfassen, was einer Verdoppelung der vorherigen Kodierung entspricht und eine Frequenz von bis zu 30 GHz ermöglicht. Da das PAM4-Signal jedoch anfälliger als NRZ ist, ist es mit einem FEC-Vorwärtsfehlerkorrekturmechanismus ausgestattet, um Signalfehler in der Verbindung zu korrigieren und die Datenintegrität zu gewährleisten.
Neben PAM4 und FEC ist die letzte wichtige Technologie in PCIe 6.0 die Verwendung der FLIT-Kodierung (Flow Control Unit) auf logischer Ebene. Tatsächlich sind PAM4 und FLIT keine neue Technologie. Sie werden seit langem im 200G+ Ultra-High-Speed-Ethernet eingesetzt. Der Grund für die mangelnde Verbreitung von PAM4 in großem Maßstab liegt darin, dass die Kosten der physischen Schicht zu hoch sind.
Darüber hinaus bleibt PCIe 6.0 abwärtskompatibel.
PCIe 6.0 verdoppelt die I/O-Bandbreite weiterhin traditionell auf 64 GT/s. Dies gilt für die tatsächliche unidirektionale Bandbreite von PCIe 6.0X1 von 8 GB/s, die unidirektionale Bandbreite von PCIe 6.0×16 von 128 GB/s und die bidirektionale Bandbreite von PCIe 6.0×16 von 256 GB/s. Die heute weit verbreiteten PCIe 4.0 x4 SSDS benötigen hierfür lediglich PCIe 6.0 x1.
PCIe 6.0 setzt die mit PCIe 3.0 eingeführte 128b/130b-Kodierung fort. Interessant ist, dass das neue Kanalprotokoll neben dem ursprünglichen CRC auch die in Ethernet und GDDR6x verwendete PAM-4-Kodierung unterstützt und PCIe 5.0 NRZ ersetzt. In der gleichen Zeit können mehr Daten in einem einzigen Kanal gepackt werden. Ein Mechanismus zur Datenfehlerkorrektur mit geringer Latenz, die sogenannte Vorwärtsfehlerkorrektur (FEC), ermöglicht eine Bandbreitenerhöhung und sorgt für Zuverlässigkeit.
Viele fragen sich vielleicht: Die Bandbreite von PCIe 3.0 wird oft nicht ausgeschöpft, wozu dient PCIe 6.0? Aufgrund der zunehmenden datenintensiven Anwendungen, einschließlich künstlicher Intelligenz, werden E/A-Kanäle mit schnelleren Übertragungsraten zunehmend von Kunden im professionellen Markt nachgefragt. Die hohe Bandbreite der PCIe 6.0-Technologie kann die Leistung von Produkten mit hohem E/A-Bandbreitenbedarf, wie Beschleunigern, maschinellem Lernen und HPC-Anwendungen, voll ausschöpfen. PCI-SIG hofft zudem, vom Wachstum der Automobilindustrie, einem wichtigen Sektor für Halbleiter, zu profitieren. Die PCI-Special Interest Group hat eine neue Arbeitsgruppe für PCIe-Technologie gegründet, die sich mit der verstärkten Nutzung der PCIe-Technologie in der Automobilindustrie befasst, da der steigende Bandbreitenbedarf des Ökosystems offensichtlich ist. Da jedoch Mikroprozessoren, GPUs, E/A-Geräte und Datenspeicher an den Datenkanal angeschlossen werden können, müssen PCs, die die PCIe 6.0-Schnittstelle unterstützen, besonders sorgfältig auf die Auswahl von Kabeln achten, die Hochgeschwindigkeitssignale verarbeiten können, und auch Chipsatzhersteller müssen entsprechende Vorbereitungen treffen. Ein Intel-Sprecher wollte sich nicht dazu äußern, wann PCIe 6.0-Unterstützung für Geräte verfügbar sein wird, bestätigte jedoch, dass die Consumer-Modelle Alder Lake und die Server-Modelle Sapphire Rapids und Ponte Vecchio PCIe 5.0 unterstützen werden. Auch NVIDIA wollte sich nicht dazu äußern, wann PCIe 6.0 eingeführt wird. BlueField-3-DPUs für Rechenzentren unterstützen jedoch bereits PCIe 5.0. Die PCIe-Spezifikation spezifiziert lediglich die Funktionen, die Leistung und die Parameter, die auf der physischen Schicht implementiert werden müssen, nicht jedoch deren Implementierung. Mit anderen Worten: Hersteller können die Struktur der physischen Schicht von PCIe nach ihren eigenen Bedürfnissen und tatsächlichen Bedingungen gestalten, um die Funktionalität sicherzustellen! Kabelhersteller haben mehr Spielraum!
Beitragszeit: 04.07.2023
